侵权投诉
订阅
纠错
加入自媒体

赛灵思推出40G/100G网络串行收发器芯片

2010-12-01 11:01
野明月
关注

  2010年12月1日,对网络带宽的无止境追求正驱动着通信系统不断扩充带宽容量,随之而来的是芯片光纤、芯片到背板以及芯片到芯片的接口速度和功耗要求不断提升。为此,赛灵思公司(Xilinx)新推出可提供多达16个28Gbps串行收发器,支持下一代100Gbps和400Gbps应用的Virtex-7 HT FPGA。该系列器件集成了业内最高速度和最低的收发器时钟抖动性能,同时还支持所有主要的高速串行、光学及背板协议。

  【点击查看Xilinx Virtex-6 HXT芯片介绍】

  来自思科(Cisco)公司的数据预计,2014年全球IP流量将在2009年的基础上增长四倍,达到每月64EB,2009年的月流量约为15EB。年复合增长率达到34%。针对这一新的发展趋势,通信设备厂商正在设计新一代100-400Gbps系统,以便在不增加尺寸或功耗预算的情况下最大限度地提高面板带宽密度。赛灵思此次推出的28nm FPGA系列使得通信设备商可以开发更高集成度和带宽效率的系统,以满足有线基础设施和数据中心对带宽的爆炸性需求。

  赛灵思串行IO高级产品市场经理Panch Chandrasekaran介绍说,“Virtex-7 HT FPGA的推出解决了功耗/带宽的密度问题。通过在单片FPGA上集成了超过16个28Gbps 收发器和72个13.1Gbps收发器,其性能达到了其它可编程解决方案的2.7倍,并且可提供2.8Tbps的双向带宽,而竞争产品的双向带宽仅为 1Tbps。”这些功能继续扩展了Virtex-7系列的整体系统性能,使其逻辑容量提高2倍,存储带宽提高1.3倍,静态功耗效率提升2倍。

  “尽管竞争对手的产品宣称收发器总数达到了66个,但其中只有4个是28Gbps 收发器,其它多为12.5Gbps或10Gbps收发器,而Virtex-7 HT FPGA最多可提供超过16个28Gbps收发器。”Panch指出。

  由于通信系统的接口速率正在从10Gbps提高到28Gbps以支持更高带宽,因此,对于抖动性能要求变得极其严格。赛灵思的串行收发器技术在 PRBS-31bps模式下实现了28Gbps的传输速率,利用符合CEI-28G标准的低相位噪声谐波锁相环,以及具有自动调整功能的信号调整电路,保持了低抖动性。此外,专有架构可将模拟和数字电路之间的噪音耦合减少 5~10db。

  Finisar公司高速光纤模块市场营销总监Christian Urricariet表示:“为了满足日益增长的带宽需求,我们预计通信设备厂商将采用新的 CFP2 型光纤模块来设计新一代100Gbps 和400Gbps系统。这将最大限度地提高面板的带宽密度,同时优化现有产品的功耗预算。我们与赛灵思的合作成果表明,其低抖动单片解决方案能够在FPGA和CFP/2模块之间建立直接的28Gbps连接,从而简化更高端口密度的部署流程。”

  Virtex-7 HT FPGA的功能组合支持广泛的应用,例如:从包含290,000个逻辑单元的低成本100G“智能变速箱”芯片到包含870,000个逻辑单元的全球首款400Gbps FPGA,其中支持100Gbps、2×100Gbps或400Gbps接口、高效连接、基于3Gbps或6Gbps的传统系统端接口和10Gbps ASIC及ASSP芯片等应用。

  这意味着Virtex-7 HT FPGA可用于多种应用,例如:支持OTU-4(光传输单元)转发器、复用转发器或SAR(业务汇聚路由器)的100Gbps线路卡、面向高速数据处理的低成本120Gbps包处理线路卡、多100G以太网端口桥、400Gbps以太网线路卡、符合19.6Gbps CPRI(通用公共无线电接口)基站和远程无线电前端以及100Gbps和400Gpbs测试设备。

  支持Virtex-7系列的 ISE Design Suite软件工具已经上市,客户现在就可以用其开展早期的设计工作。首批Virtex-7 HT设备预计将于2012年上半年上市。

  (编辑 Valiant)

声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号