近日，数据基础设施半导体解决方案的领导者Marvell Technology展示了其业界标杆性的3nm PCIe Gen 7连接技术。

这一技术实现了数据传输速度的大幅提升，为加速服务器平台、通用服务器、CXL系统以及分布式基础设施中的计算架构的持续扩展提供了强大支持。

依托其广泛应用的PAM4技术，并结合其业界领先的加速基础设施硅平台，Marvell打造出了业界最全面的互连产品组合，全面覆盖人工智能数据中心所需的高带宽光纤和铜缆连接。这一创新产品组合赋能云数据中心运营商，使其能够针对特定架构和工作负载优化基础设施，以应对人工智能领域日益增长的需求。

Marvell在PAM4技术领域拥有十多年的领先地位，并在PAM4互连出货量上独占鳌头。目前，数据中心的前后端网络普遍采用PAM4技术作为光互连的基础。相较于基于NRZ调制的PCIe Gen 5、PCIe Gen 6和7则采用了PAM4调制技术。通过最近发布的PCIe Gen 6 retimer和此次PCIe Gen 7技术的演示，Marvell进一步扩展了其基于PAM4的光纤和铜缆互连产品组合，覆盖了以太网、InfiniBand以及铜缆和光纤PCIe、CXL和专有计算结构链路。

随着处理器和加速器性能的不断提升，以及人工智能集群规模的持续扩大，对更高的带宽速度和容量的需求愈发迫切。PCIe Gen 7技术的推出，使得处理器间能够高效交换更多数据，从而降低了训练或推理过程中的成本、时间和能源消耗。作为服务器内部CPU、GPU、AI加速器等组件间连接的行业标准，PCIe正随着人工智能模型计算需求的每六个月翻倍增长而成为发展的主要驱动力，PCIe Gen 7因此应运而生。

Marvell连接业务部门产品营销副总裁Venu Balasubramonian表示：“人工智能工作负载正推动服务器互连技术的革新，我们的PCIe第7代技术旨在满足下一代人工智能数据中心在性能和可扩展性方面的需求。我们在先进工艺节点的PAM4 SerDes技术上的领先地位，为我们提供了卓越的性能、低延迟以及行业领先的功耗和延迟表现，为加速基础设施提供了坚实的基础。”

CIe Gen 7技术实现了每通道每秒128千兆传输（GT/s），能够支持AI和ML工作负载在计算架构中的扩展。它提供了高性能、低延迟和能效，满足下一代人工智能集群、高性能计算（HPC）系统和云数据中心的需求。

Marvell的PCIe Gen 7 SerDes采用3nm制造技术设计，在降低功耗的同时，提供了卓越的覆盖范围和链路余量，这对于新兴的AI超级集群至关重要。SerDes和并行互连作为芯片间数据交换的高速通道，在超大规模数据中心的机架中，可包含多达数万个SerDes链接。

凭借领先的PAM4 SerDes技术和全面的数据基础设施IP，Marvell构建了一个最先进的连接平台，使领先的云数据中心运营商能够针对其独特的架构和工作负载优化基础设施。2023年，Marvell推出了业界首款1.6T PAM4 DSP——Marvell?Nova DSP。此外，还推出了集成PAM4 DSP（Marvell?Perseus）和针对效率优化的DSP（Marvell?Spica Gen2-T），以满足云数据中心链路类型和用例的多样化需求。PAM4技术也是Marvell针对有源电缆（AEC）应用优化的Marvell?Alaska?A DSP芯片的核心。

为了提供连接全球的数据基础设施技术，Marvell始终在坚实的基础上构建解决方案：即与客户建立的合作伙伴关系。25年来，Marvell赢得了全球领先技术公司的信赖，通过为客户的当前需求和未来愿景量身定制的半导体解决方案，推动全球数据的移动、存储、处理和安全。通过深度协作和透明流程，我们最终将推动未来企业、云、汽车和运营商架构的转型，使其变得更加出色。